�������^����ʽLCD��LCoS���й�ʹ���ʸ����w�eС���_���ʸ��������ߴ�С�����c(di��n)�����Ժ����،�(sh��)�F(xi��n)�߱�e�ʺ��@ʾͶӰ�����ò�ɫLCoS���@ʾ����RGB�IJ�ɫ�D������(j��ng)�^��W(xu��)����ϵ�y(t��ng)ͶӰ���������ϣ���(sh��)�F(xi��n)Ӌ(j��)��ȫϢ�D�������S�@ʾ��
��������FPGA���@ʾϵ�y(t��ng)������(y��u)�ݣ���һ��LCoS�ߴ�С�����ڌ�(sh��)�F(xi��n)ͶӰ��ʹ�ÿ��`��̵�FPGA��������(w��i)�(q��)�ӿ��������@�ӾͿ��Ԍ���������һ��ͶӰ�xһ�ӵ���ͶӰ�O(sh��)����ʹӋ(j��)��ȫϢ���S�@ʾ�[Ó��Ӌ(j��)��C(j��)���}�s��·�����`�������˸��ߵ��`��������(w��i)���߳���(sh��)�(y��n)���ṩ�˗l�����ڶ�����(w��i)�ڂ��y(t��ng)���g���{(di��o)�����ϫ@�õĈD���Y�����ﲨ�ͅ�������}��ܗ���γ���������FPGA�Ͽ��Ԍ�(sh��)�F(xi��n)�D��V��ȥ����ʹ�@�õĈD���������������F(xi��n)PGA�ǻ��ڿɾ���߉��Ԫ����������(d��ng)��(j��ng)�^�C�ϡ����ֲ������r(sh��)�R�s���Ĵ��a��䛵�FPGA�����ᣬF(xi��n)PGA�͌��㷨���aӲ����������������(w��i)����оƬ���������(n��i)����̖�ӕr(sh��)��ȫ��Ӳ������ݔ�ӕr(sh��)����̎�픵(sh��)��(j��)���ƺ��}�s�Ĕ�(sh��)�W(xu��)�\(y��n)���Լ�һЩѭ�h(hu��n)�����r(sh��)������D���FFT׃�Q��F(xi��n)PGAӲ���\(y��n)��Ҫ��ܛ���\(y��n)���ö࣬��ʹ��FPGA������(sh��)�F(xi��n)��ܛ���㷨��Ӳ��������
������������ԭ���������O(sh��)Ӌ(j��)�˻���FPGA��LCoS�(q��)�Ӵ��a���D���FFT׃�Qϵ�y(t��ng)����(w��i)Ӌ(j��)��ȫϢ���S�@ʾ�D��̎�����@ʾ�ṩ��Ӳ��ƽ�_��
����1 ϵ�y(t��ng)�O(sh��)Ӌ(j��)
����1��1 ϵ�y(t��ng)ģ�K��D��
����ԓϵ�y(t��ng)����Cyclone�� EP3C5E144C8��ԓоƬ��5 136��(g��)LE��95��(g��)�Ñ�I��O��2��(g��)PLL���Լ�46��(g��)Ƕ��ʽ�˷�����423 936 b�ă�(n��i)��߉�Ĵ����������S�����YԴ����ȫ��������LCoS���(q��)�ӿ����������@ʾ������Himax�ķ���ʽLCoS��HX7308�����e�ʞ�1 024×768������֧��256���Ҷ��@ʾ�����Ѓ�(n��i)�õ��Ј��(q��)���·�����ⲿݔ��r(sh��)犵��w�v�غ��½��طքe����8b×4dots�D��(sh��)��(j��)���@���C�ˈ��l�ɸ��_(d��)360 Hz��
����ϵ�y(t��ng)�����w��D��D1��ʾ��
����1��2 PLL��ϵ�y(t��ng)��(f��)λģ�K
��������Altera���i��h(hu��n)IP�����ⲿݔ��r(sh��)犞�20 MHz����(j��ng)���l��@��������ģ�K���(q��)�ӕr(sh��)����Լ�LCoS���(q��)�ӕr(sh��)���̖�����A(y��)��ϵ�y(t��ng)������(f��)λ�r(sh��)�Ĵ������F(xi��n)����(w��n)�B(t��i)���O(sh��)Ӌ(j��)��PLL��ǰ���ͺ�D�|�l(f��)������?y��n)��i��h(hu��n)��locked���_���i��h(hu��n)��(w��n)��ݔ����ŕ���׃?y��u)���ƽ����˞鱣�C����ģ�K�@�÷�(w��n)���ĕr(sh��)���̖����locked���_���ⲿݔ���(f��)λ��̖rst_n���c����������(g��)ϵ�y(t��ng)�ď�(f��)λ��̖��
����1��3 �ο�ROMģ�K
����ʹ��FPGA��(n��i)����M9K�惦���YԴ��(sh��)�F(xi��n)�Ćο�ROM����(w��i)Դ�D���Ĕ�(sh��)��(j��)�惦��������e�ʞ�176×144(QCIF)��256�A�Ҷ�λ�D�D���ʼ�����ο�ROM�������蔵(sh��)��(j��)��Ȟ�25 344 B����(d��ng)����FIFO�]���M�r(sh��)���ο�ROM�����D��惦��ַ����ݔ���D��(sh��)��(j��)�oFFT�������ٸ����~�ēQ��ͨ�^̎�õĈD��(sh��)��(j��)���浽FIFO)��Ⱥ��Ј��r(sh��)�������ģ�Kȡ����
����1��4 ����FIFOģ�K
�������䔵(sh��)��(j��)��ַ���2λ�֠�(w��i)4��(g��)�^(q��)�g���x����ָᘷքe��ijһ�^(q��)�g��������(d��ng)�x����ָ���ȕr(sh��)ͨ�^�g�a���b��FIFO���x�ջ����ь��M��(bi��o)־��̖����(w��i)�����ַ��̖׃���r(sh��)���F(xi��n)ð�U(xi��n)�����F(xi��n)��������ַ���x��ַָᘶ����ø��״a���a�����x�ձ��^��ģ�K�͌��M���^��ģ�K�Y�M(j��n)����FI-FO“����”��“���M”�z�(y��n)�C(j��)������Ч�ر��C��FIFO���_�o�`�Ĺ������ڌ��r(sh��)�Rwrclk���w�v��������FIFOÿ��(g��)��ַ����(y��ng)�Ĵ惦��Ԫ�Y������8bits��(sh��)��(j��)�����x�r(sh��)�Rrdclk���w�v�أ�F(xi��n)IFO�ĉK�B�m(x��)��ַ�ϵ�32bits��(sh��)��(j��)ݔ�������xFIFO�������ஔ(d��ng)�ڌ�FIFO���ʵ�4���١�
����1��5 I2C��B(t��i)�C(j��)ģ�K
�����]�НM��I2C���×l���r(sh��)����B(t��i)�C(j��)̎�ڿ��e��B(t��i)����(d��ng)�M��I2C���×l���r(sh��)����B(t��i)�C(j��)�ڠ�B(t��i)��(bi��o)־λ�Ŀ���������ݔ�����õ�ַ�����Ô�(sh��)��(j��)����(d��ng)��(sh��)��(j��)���ýY(ji��)���r(sh��)����B(t��i)�C(j��)�b����ֹ��̖���K����ݔ�����_iic_config��֪ͨ�Ј��r(sh��)�������ģ�K�_ʼ�������@�ӱ��C��LCoS���������_�����¹�������B(t��i)�C(j��)����ԭ����D2��ʾ��
